MPT V 6 - Analog-Digital-Converter

(Tue 07 May 2019 03:16:11 PM CEST)

1. Analog-Digital-Konverter - allgemeine Betrachtung

Gliederung:

  • Aufgabe
  • A/D Umsetzung
    • Abtastung
    • Quantisierung
  • Linearisiertes Modell eines Quantisierers
    • Quantisierungsrauschen
  • Nichtidealitäten
    • Statische Fehler
    • Dynamische Fehler

test (Schnell und ungenau VS Langsam und genau)

  • ADC-Typen
    • Flash
    • Pipeline
    • Slope
    • Sukzessive Approximationen
    • Traking
  • Überabtastung
    • Sigma-Delta

Umwandlung einen elektrischen Signal (elektrische Spannung), in der Zeit und in der Signalhöhe, in einem … digitales Signal?

`Test

ADC Blockdiagramm

/… Blockdiagram TODO …/ test (From here)

{6-1}

  1. We get U=x(t) as input. (Eingangssignal)
  2. Sample & Hold
    • \( T_s = 1/f_s \)
    • \( x[n]=x(n*T_s) \)
      • Basically x(nT_s) is the value of x at a certain time point, and we write this to x[n], which is just an array.
    • x[0]=3.7V
    • x[1]=0.2V
    • x[2]=4.0V
    • x[n]=2.5V
  3. Quantisierer
    • 3-Bit-ADC => 3 Bit => 8 Werte
      • It’s how many different values we can represent

MPT V6 Tue 14 May 2019 03:29:20 PM CEST

ADC - Quantisierung

Ein Analogsignal mit einer kontinuierlichen amplitude wird in eine Zahl mit endlich vielen Bits umgewandelt. Infolge der begrenzten Auflösung entsteht ein systematischer Fehler, der als Quantisierungsfehler $\varepsilon $ bezeichnet wird.

Ideale Kennlinie eines 3-Bit A/D-Umsetzers: Der Eingang hat unendlich viele Werte, der Ausgang aber nur $ 2^N=8$. Dadurch entsteht ein Quantisierungsfehler. {V6-1}

ADC - Grundgleichungen

Ein N-Bit-Quantisierer hat:

  • $2^N$ Pegel
  • $ 2^N-1$ Stufen
  • Quant. Intervall $\Delta U = \frac{full scale}{2^N-1} $
  • Max Quant. Fehler = $ \Delta U / 2 $ für $ V_{IN}<V_{FS}$
    • $V_{FS} is probably the Volts at fullscale, that is the maximum?
  • Die Quantisierungsfehler nimmt mit der Anzahl der Bits ab.

  • $ \Delta U = \frac{full scale}{2^N-1} = \frac{5V-0V}{2^3-1} = \frac{5V}{7} = 0.71 $
    • $2^n$ Pegel, $2^n-1$ Stufen
  • {V6-2}
  • Basically all Spannungen innerhalb eine Stufe (z.B. 010->011) werden als eine quantisiert. Je näherer sind wir zum eine der Grenzen der Stufe, desto größer ist den Fehler. D.h. auch das die Fehler kann maximal 1/2 der Größe der Stufe sein. (Wenn wir sind genau an der Mitte der Stufe, der Wert is ziemlich genau, d.h. kleinere Fehler.)

  • Quantisierungsfehler: max $\pm \frac{\Delta U}{2}; $

ADC - Linearisiertes Modell eines Quantisierers

  • Realer Quantisierer
  • Linearisierter Quantisierer
  • {V6-3}
  • $K_q$ ist die Steilheit der Kennlinie des Quantisierers (Gain)
  • $\varepsilon_q$ ist das addierte Quantisierungsrauschen (Weißes Rauschen mit Varianz %o^2$)

ADC - Quantisierungsfehler

Für die Berechunng der Varianz des Quantisierungrauschens wird von einer Gleichverteilung der Wahrscheinlichkeit $p(\varepsilon)$ darstellen.

  • Effektivwert des überlagerten Rauschens: $ \rho = \sqrt{\rho^2} = \frac{\Delta u}{\sqrt{12}}$
    • Wenn unsere Rauschen ist mehr als der Signal. So lange es bleibt kleiner als die Formel oben, alles ist okay.

Signal-Rausch-Verhältnis

S/N Verhältnis kann man im Datenblatt finden. z.B. 6.02N+1.76dB

adc

ADC - Statische Fehler

  • Die, die existieren außerhalb der ADC.
    • Offset
    • Gain
    • DNL (Differential nonlinearity)
    • INL (Integral nonlinearity)
    • Non-Monotonität
  • Man kann diese korrigieren, nicht wie den Rauschen in der ADC.

MPT V7 Tue 21 May 2019 03:23:00 PM CEST

Language

  • In Hardware eingegossen
  • die feine Art

    ADC - Fehler in der Abtastzeit (Jitter)

  • Alle ACD und DAC sind “Sampled Data Systems”
  • Fehler in der Abtastzeit wegen clock jitter oder in der Antwort des Komparators führen zu Fehlern in den Signalwerten. Ein sinusförmiges Signal ist am meisten im Bereich der Nulldurchgänge empfindlich (maximale Steilheit)
    • Erlaubter Maximalfehler:
    • Jitterfehler:

ADC - Gütefaktor

  • Die besten ADCs erreichen eine FOM zwischen 1011 to 1012. Höher ist besser.
  • SNR ist in Bits angegeben
  • ist die Basisbandfrequenz in Hertz
  • ist in Watt angegeben

ADC im ATmega128

Analog-digital-Wandlung

  • Wandelt Analoge Spannung / Analogen Strom (Messgröße) in eineen binären Wert um, der der Amplitude der Messgröße zur Messzeit entspricht
  • Versetzt den MC in der Lage, Messwerte von analogen Quellen…. etc – laut definition in die Letzte Vorlesung

Komparator

für für

Invertierender Summierer

  • MSB, Binary Input, and LSB as Inputs, output –
  • Beispiel für :
  • b2 b1 b0 Ua/V
    0 0 0 0.00
    0 0 1 -1.25
    0 1 0 -2.50
    0 1 1 -3.75
    1 0 0 -5.00
    1 0 1 -6.25
    1 1 0 -7.50
    1 1 1 -8.75
  • Basically limits -> we get smaller and smaller parts that go towards 5V, but it will never be equal 5V.
1/2=2.5V
1/4=1.25V
1/8=0.625V
  • Der Komparator checks if another half of a half fits in the glass, basically.

    Eigenschaften

  • AD-Wandler auf Basis der Successive Approximation Verfahrens
  • Messgenauigkeit: 10 Bit bzw. 8 Bit
  • Art der Messsung:
    • programmgesteuerter Start jeder einzelnen Messung (single conversion)
    • Automatischer Start der nächsten Messung sobald eine Messung fertig ist (free running)
  • Messmodi:
    • Messung gegen 0V (single ended)
    • gegen 2. Messkanal (differental)
  • Anschluss der Messobjekte an PortF (ADC ist alternative Funktion von PortF)
  • Betriebsart: polling- oder Interrupt-Betrieb
    • Ereignis wird jeweils ausgelöst, wenn eine Wandlung fertig ist
  • Abtastfrequenz: durch Prescaler einstellbar
    • für 10Bit Genauigkeit
    • für geringere Genauigkeit möglich